Progettazione di logica asincrona a basso consumo per decodificatori Viterbi

T Kalavathi Devi Sakthivel

Langue: Italien

PDP.ProductImage.Header
Progettazione di logica asincrona a basso consumo per decodificatori Viterbi
itBroché978620586012031 mars 202356 pages

Spécifications produit

Contenu

Langue
it
Version
Broché
Date de sortie initiale
31 mars 2023
Nombre de pages
56

Autres spécifications

Hauteur de l'emballage
3 mm
Hauteur du produit
3 mm
Largeur d'emballage
152 mm
Largeur du produit
152 mm
Longueur d'emballage
229 mm
Longueur du produit
229 mm
Poids de l'emballage
95 g

EAN

EAN
9786205860120

Sécurité des produits

Opérateur économique responsable dans l’UE

Commentaires

Pas encore d'avis

Choisissez la version souhaitée

Choisissez votre version
Informations sur les prix et commandeLe prix de ce produit est de 40 euros et 99 cents.
Au plus tard le 25 février chez vous
Vendu par bol
  • Livraison comprise avec bol

  • Retrait possible dans un point-relais bol

  • 30 jours de réflexion et retour gratuit

  • Garantie légale via bol

  • Service client 24h/24

Voir les conditions de retour

Articles sponsorisés

Chips

D'autres ont aussi regardé

Progettazione di un'ALU ad alta velocità e basso consumo

Au plus tard le 25 février chez vous

Parametri dei generatori sincroni in regime permanente

Au plus tard le 25 février chez vous
Voir la liste complète