Quality-Driven SystemC Design

Daniel Große

Langue: Anglais

PDP.ProductImage.Header
Co-auteur:

Daniel Groe

Edition:

Springer

enBroché978940079192316 octobre 2014170 pages

Résumé

A quality-driven design and verification flow for digital systems is developed and presented in Quality-Driven SystemC Design. The new flow distinguishes three levels of abstraction (namely system level, top level and block level) and can be incorporated in existing approaches.



Faced with the steadily increasing complexity and rapidly shortening time-to-market requirements designing electronic systems is a very challenging task. To manage this situation effectively the level of abstraction in modeling has been raised during the past years in the computer aided design community. Meanwhile, for the so-called system-level design the system description language SystemC has become the de facto standard. However, while modeling from abstract to synthesizable descriptions in combination with specification concepts like Transaction Level Modeling (TLM) leads to very good results, the verification quality is poor. The two main reasons are that (1) the existing SystemC verification techniques do not escort the different abstraction levels effectively and (2) in particular the resulting quality in terms of the covered functionality is only checked manually. Hence, due to the increasing design complexity the number of undetected errors is growing rapidly.

Therefore a quality-driven design and verification flow for digital systems is developed and presented in Quality-Driven SystemC Design. Two major enhancements characterize the new flow: First, dedicated verification techniques are integrated which target the different levels of abstraction. Second, each verification technique is complemented by an approach to measure the achieved verification quality. The new flow distinguishes three levels of abstraction (namely system level, top level and block level) and can be incorporated in existing approaches. After reviewing the preliminary concepts, in the following chapters the three levels for modeling and verification are considered in detail. At each level the verification quality is measured. In summary, following the new design and verification flow a high overall quality results.



Spécifications produit

Contenu

Langue
en
Version
Broché
Date de sortie initiale
16 octobre 2014
Nombre de pages
170
Illustrations
Non

Informations sur le fabricant

Informations sur le fabricant
Les informations du fabricant ne sont actuellement pas disponibles

Autres spécifications

Hauteur de l'emballage
235 mm
Largeur d'emballage
155 mm
Largeur du produit
155 mm
Livre d‘étude
Oui
Longueur d'emballage
235 mm
Longueur du produit
235 mm
Poids de l'emballage
454 g
Police de caractères extra large
Non
Édition
2010 ed.

EAN

EAN
9789400791923

Sécurité des produits

Opérateur économique responsable dans l’UE

Commentaires

Pas encore d'avis

Choisissez la version souhaitée

Choisissez votre version
Informations sur les prix et commandeLe prix de ce produit est de 92 euros et 99 cents. Le prix le plus fréquemment affiché est de 94 euros et 99 cents. Vous économisez 2 %.

Économie de 2 %
Au plus tard le 25 février chez vous
Vendu par bol
  • Livraison comprise avec bol

  • Retrait possible dans un point-relais bol

  • 30 jours de réflexion et retour gratuit

  • Garantie légale via bol

  • Service client 24h/24

Voir les conditions de retour

D'autres ont aussi regardé

Embedded System Design

Attendu dans environ 4 semaines

System Level Hardware/Software Co-Design

Attendu dans environ 3 semaines

System Design with SystemC(TM)

Attendu dans environ 3 semaines

High-Integrity System Specification and Design

Au plus tard le 25 février chez vous

Ingredients for Successful System Level Design Methodology

Le prix de vente conseillé est de 94 euros et 99 cents.
Au plus tard le 25 février chez vous

Systematic Design of Analog IP Blocks

Le prix de vente conseillé est de 94 euros et 99 cents.
Attendu dans environ 3 semaines

Design of Dependable Computing Systems

Attendu dans environ 3 semaines

Co-Design for System Acceleration

Au plus tard le 25 février chez vous

System Design Automation

Au plus tard le 25 février chez vous
Voir la liste complète